|
|
|
|
移动端

3.1.5 PULPino Core and SoC(开源)

《手把手教你设计CPU——RISC-V处理器篇》第3章乱花渐欲迷人眼——盘点RISC-V商业版本与开源版本,本章将挑选几款比较知名开源免费RISC-V处理器(或SoC)和商业公司开发的RISC-V处理器IP,一一加以简述。本节为大家介绍PULPino Core and SoC(开源)。

作者:胡振波来源:人民邮电出版社|2018-05-23 13:31

技术沙龙 | 邀您于8月25日与国美/AWS/转转三位专家共同探讨小程序电商实战

3.1.5 PULPino Core and SoC(开源)

PULPino是由苏黎世瑞士联邦理工学院(ETH Zurich)开发的一款开源的单核MCU SoC平台,同时ETH Zurich还开发了配套的多款32位RISC-V处理器核,分别是RI5CY、Zero-riscy和Micro-riscy。

RI5CY是一款四级流水线,按序单发射的处理器,支持标准的RV32I指令子集,同时可以配置压缩指令子集(RV32C)、乘除法指令子集(RV32M)以及单精度浮点指令子集(RV32F)。除此之外,ETH Zurich增加了很多自定义指令用于低功耗的DSP应用。这些指令包括硬件协助的循环(Hardware Loop)、带地址自增自减的存储器访问指令(Post-incrementing load and store instructions)、比特操作(Bit-manipulation)、乘累加(MAC)、定点操作(Fixed-point operations)和SIMD指令等。

Zero-riscy是一款二级流水线,按序单发射的处理器,它支持标准的RV32I指令子集,同时可以配置压缩指令子集(RV32C)、乘除法指令子集(RV32M),还可以被配置成16个通用寄存器版本的RV32E。该处理器核主要面向的是超低功耗、超小面积的场景。

Micro-riscy是一款更加小面积的处理器核,它仅支持16个通用寄存器版本的RV32EC架构,并且没有硬件的乘除法单元,其面积小于12K个逻辑门。

RI5CY、Zero-riscy和Micro-riscy的面积对比如图3-5所示。

感兴趣的读者可以访问PULPino的网站,有丰富的信息与文档可以免费下载。


喜欢的朋友可以添加我们的微信账号:

51CTO读书频道二维码


51CTO读书频道活动讨论群:365934973

【责任编辑:book TEL:(010)68476606】

回书目   上一节   下一节
点赞 0
分享:
大家都在看
猜你喜欢

读 书 +更多

数据库系统概念

本书是数据库系统方面的经典教材之一。国际上许多著名大学包括斯坦福大学、耶鲁大学、得克萨斯大学、康奈尔大学、伊利诺伊大学、印度理工学...

订阅51CTO邮刊

点击这里查看样刊

订阅51CTO邮刊