|
|
|
|
移动端

2.2.17 总结与比较

《手把手教你设计CPU——RISC-V处理器篇》第2章大道至简——RISC-V架构之魂,本章将对RISC-V架构的设计思想进行深入浅出的介绍。本节为大家介绍总结与比较。

作者:胡振波来源:人民邮电出版社|2018-05-23 13:21

技术沙龙 | 6月30日与多位专家探讨技术高速发展下如何应对运维新挑战!


2.2.17 总结与比较

处理器设计技术经过几十年的演进,随着大规模集成电路设计技术的发展直至今天,呈现如下特点。

由于高性能处理器的硬件调度能力已经非常强劲且主频很高,因此硬件设计希望指令集尽可能地规整、简单,从而使得处理器可以设计出更高的主频与更低的面积。

以IoT应用为主的极低功耗处理器更加苛求低功耗与低面积。

存储器的资源也比早期的RISC处理器更加丰富。

以上种种因素,使得很多早期的RISC架构设计理念(依据当时技术背景而诞生),不但不能帮助现代处理器设计,反而成了负担。某些早期RISC架构定义的特性,一方面使得高性能处理器的硬件设计束手束脚;另一方面又使得极低功耗的处理器硬件设计背负不必要的复杂度。

得益于后发优势,全新的RISC-V架构能够规避所有这些已知的负担,同时,利用其先进的设计哲学,设计出一套“现代”的指令集。本节再次总结其特点,如表2-2所示。

表2-2 RISC-V指令集架构特点总结

特性

x86或ARM架构

RISC-V

架构篇幅

数千页

少于300页

模块化

不支持

支持模块化可配置的指令子集

可扩展性

不支持

支持可扩展定制指令

指令数目

指令数繁多,不同的架构分支彼此不兼容

一套指令集支持所有架构。基本指令子集仅40余条指令,以此为共有基础,加上其他常用模块子集指令总指令数也仅几十条

易实现性

硬件实现得复杂度高

硬件设计与编译器实现非常简单
· 仅支持小端格式· 存储器访问指令一次只访问一个元素· 去除存储器访问指令的地址自增自减模式· 规整的指令编码格式· 简化的分支跳转指令与静态预测机制· 不使用分支延迟槽(Delay Slot)· 不使用指令条件码(Conditional Code)· 运算指令的结果不产生异常(Exception)· 16位的压缩指令有其对应的普通32位指令· 不使用零开销硬件循环


RISC-V的特点在于极简、模块化以及可定制扩展,通过这些指令集的组合或者扩展,几乎可以构建适用于任何一个领域的微处理器,比如云计算、存储、并行计算、虚拟化/容器、MCU、应用处理器和DSP处理器等。


喜欢的朋友可以添加我们的微信账号:

51CTO读书频道二维码


51CTO读书频道活动讨论群:365934973

【责任编辑:book TEL:(010)68476606】

回书目   上一节   下一节
点赞 0
分享:
大家都在看
猜你喜欢

读 书 +更多

超级网管员——网络服务

本书全面介绍了Windows Server 2003 R2中最常用的各种服务,包括域名服务、动态IP地址服务、Windows名称服务、活动目录服务、Web服务、FTP...

订阅51CTO邮刊

点击这里查看样刊

订阅51CTO邮刊