通信IC设计(上册)
一键收藏,随时查看,分享好友!
通信IC设计(上册)    李庆华
本书是一本难得的通信IC前端设计著作,准确给出了Verilog的各种学习方法和思路,能够为初学者带来很多实际的工程经验和学习理论。通过手把手剖析多个通信IC设计例子,以渐进明晰、层次递进的方法,引导读者完成从抽象原理、基本实现、工程原理样机到产品化与商业化的思维转变。此外,为拓宽读者的视角,本书还引入系统工程和项目管理的概念,帮助读者走上从学习者、研究者转换为IC设计专家之路。
本书特色
实战为先,以市场广泛应用的通信芯片(WiFi、LTE、DVB-S等)为例,讲述通信IC主流设计思想和设计方法。
源码丰富,以丰富的商用验证IP源码(FFT、Viterbi、数字中频等)作为讲解的基础,让讲解不再是纸上谈兵。
实例驱动,丰富的实例引导读者快速理解通信IC的设计套路与思想。
图例丰富,丰富的图例让读者对通信算法原理与实现流程一目了然。
出版社:机械工业出版社 出版日期:2015年12月 ISBN:978-7-111-52551-6 定 价:189.00元
关键字: IC设计  通信IC设计(上册)  
免责声明:图书版权归出版社和作者所有,51CTO.com 仅提供试读
本书详细信息
前言与目录
  • 前言
  • 目录
  • 第1章 集成电路设计与HDL
  • 1.1.1 集成电路的概念
  • 1.1.1.1 集成电路的定义
  • 1.1.1.2 SoC的概念
  • 1.1.1.3 集成电路设计的分工与合作
  • 1.1.2 IC设计的本质
  • 1.1.2.1 摩尔定律的内涵
  • 1.1.2.2 IC设计的核心内容
  • 1.1.3 IC设计流程
  • 1.1.3.1 从HDL到硬件基本流程
  • 1.1.3.2 HDL的几个简单例子
  • 1.1.3.3 HDL的内涵
  • 1.1.3.4 HDL的特点
  • 1.2.1 Verilog HDL简介
  • 1.2.2 Verilog的表达能力
  • 1.2.3 第一个Verilog程序:通用加法器
  • 1.2.4 第二个Verilog程序:多路选择器
  • 1.2.4.1 case语句语法
  • 1.2.4.2 always语句语法
  • 1.2.4.3 算术逻辑单元的例子
  • 1.2.4.4 运算操作符
  • 1.2.4.5 运算符的优先级
  • 1.2.4.6 例子小结
  • 1.2.5 第三个Verilog程序:D触发器和
  • 1.2.5.1 线网类型
  • 1.2.5.2 寄存器类型
  • 1.2.5.3 带复位的触发器
  • 1.2.5.4 锁存器
  • 1.2.5.5 多级延迟的触发器
  • 1.2.5.6 计数器
  • 1.2.5.7 分频器与门控使能信号
  • 1.2.5.8 例子小结
  • 1.2.6 第四个Verilog程序:function与
  • 1.2.6.1 function的用法
  • 1.2.6.2 function与触发器电路结合
  • 1.2.6.3 Verilog电路时序模型的建立
  • 1.2.6.4 基于算法视角的时序优化(1)
  • 1.2.6.4 基于算法视角的时序优化(2)
  • 1.2.6.5 函数与通用描述的转换方法
  • 1.2.6.6 函数小结
  • 1.2.7 第五个Verilog程序:有限状态机
  • 1.2.7.1 有限状态机的设计思想
  • 1.2.7.2 有限状态机的设计
  • 1.2.7.3 状态机的3种描述风格
  • 1.2.7.4 有限状态机举例
  • 1.2.7.5 JTAG标准的状态机实现(1)
  • 1.2.7.5 JTAG标准的状态机实现(2)
  • 1.2.7.5 JTAG标准的状态机实现(3)
  • 1.2.7.6 有限状态机小结
  • 1.2.8 第六个Verilog程序:写testbenc
  • 1.2.8.1 testbench
  • 1.2.8.2 计数器的测试例子
  • 1.2.8.3 module的例化(1)
  • 1.2.8.3 module的例化(2)
  • 1.2.8.4 激励信号的简单产生方法(1)
  • 1.2.8.4 激励信号的简单产生方法(2)
  • 1.2.8.5 测试结果的显示
  • 1.2.8.6 测试中的常见系统函数
  • 1.2.8.7 testbench中的任务与fork-joi
  • 1.2.8.7 testbench中的任务与fork-joi
  • 1.2.8.8 在testbench中存储数据波形
  • 1.2.8.9 图形方式验证与HDL描述验证
  • 1.2.8.10 testbench小结
  • 1.2.9 第七个Verilog程序:SPI总线
  • 1.2.9.1 SPI总线的系统构架
  • 1.2.9.2 SPI总线信号
  • 1.2.9.3 时钟极性和时钟相位
  • 1.2.9.4 SPI的内部结构
  • 1.2.9.5 SPI主机代码
  • 1.2.9.6 SPI从机代码
  • 1.2.10 第八个Verilog程序:异步UART
  • 1.2.10.1 UART的传输格式
  • 1.2.10.2 UART设计思想
  • 1.2.10.3 UART的内部结构
  • 1.2.10.4 UART的接收实现代码
  • 1.2.10.5 UART的发送实现代码
  • 1.2.11.1 跑马灯
  • 1.2.11.2 双向端口的例子
  • 1.2.11.3 1JTAG的双向端口
  • 1.2.11.4 通用1位移位寄存器的例子
  • 1.2.11.5 简单的中断控制器
  • 1.2.11.6 4位转16位解码器
  • 1.2.11.7 FSM测试例子
  • 1.2.11.8 generate生成语句
  • 1.2.12 Verilog不同版本的差异
  • 1.2.13.1 数据类型语法小结
  • 1.2.13.2 数制表示语法小结
  • 1.2.13.3 赋值过程语法小结
  • 1.2.13.4 结构描述小结
  • 1.2.13.5 Verilog实现相关小结
  • 1.3 复杂逻辑模块的设计
  • 1.3.1 结构化的设计
  • 1.3.1.1 结构化设计分类
  • 1.3.1.2 结构化设计的要点
  • 1.3.2 数据流的设计
  • 1.3.2.1 无流控输入/输出
  • 1.3.2.2 有流控输入/输出
  • 1.3.2.3 数据流的总线接口(1)
  • 1.3.2.3 数据流的总线接口(2)
  • 1.3.2.3 数据流的总线接口(3)
  • 1.3.2.4 总线效率与DMA(1)
  • 1.3.2.4 总线效率与DMA(2)
  • 1.3.3 控制流的设计
  • 1.3.3.1 主从状态机
  • 1.3.3.2 主从状态机的并行化设计
  • 1.3.4.1 SRAM
  • 1.3.4.2 移位寄存器
  • 1.3.4.3 FIFO(1)
  • 1.3.4.3 FIFO(2)
  • 1.4 数的表示与基本运算
  • 1.4.1 数的表示方法
  • 1.4.1.1 原码、反码和补码
  • 1.4.1.2 浮点数的表示
  • 1.4.1.3 定点数的表示
  • 1.4.2 定点数的计算规则
  • 1.4.3.1 加法运算z=x+y
  • 1.4.3.2 乘法运算z=x×y
  • 1.4.3.3 除法运算z=x/y
  • 1.4.4 定点数的移位规则
  • 1.4.4.1 移位实现举例
  • 1.4.4.2 截位与饱和处理
  • 1.5 Verilog HDL编程规范
  • 1.5.1 文档规范
  • 1.5.2 编程规范
  • 1.5.3 文件头定义格式
  • 1.5.4 格式规则
  • 1.5.5 命名规则
  • 1.5.6 整体编码规则(1)
  • 1.5.6 整体编码规则(2)
  • 1.5.6 整体编码规则(3)
  • 1.5.6 整体编码规则(4)
  • 1.5.7 全局信号编码规则
  • 1.5.8 模块编码规则
  • 1.5.9 可综合性设计
  • 1.5.10 可重用设计
  • 1.5.11 编程规范小结
  • 1.6.1 芯片设计的核心目标
  • 1.6.1.1 运行速度
  • 1.6.1.2 硬件资源消耗(面积)
  • 1.6.1.3 功耗
  • 1.6.1.4 计算精度
  • 1.6.2 如何提高电路运行速度
  • 1.6.2.1 吞吐率
  • 1.6.2.2 整体延迟
  • 1.6.2.3 优化时序
  • 1.6.2.4 提高电路运行速度的技巧小结
  • 1.6.3 如何降低电路规模(使用面积)
  • 1.6.3.1 折叠
  • 1.6.3.2 基于多通道的复用
  • 1.6.3.3 基于控制逻辑的复用
  • 1.6.3.4 基于资源共享的复用
  • 1.6.3.5 对全局信号的规范使用
  • 1.6.4 如何优化时序
  • 1.6.4.1 建立时间和保持时间
  • 1.6.4.2 逻辑时延模型
  • 1.6.4.3 改善时延的方法(1)
  • 1.6.4.3 改善时延的方法(2)
  • 1.6.4.4 时序优化小结
  • 总结
  • 第2章 FPGA设计与进阶
  • 2.1 FPGA简介
  • 2.1.1 FPGA功能强大的秘密
  • 2.1.2 FPGA具备可编程能力的原因
  • 2.1.2.1 最小功能单元可编程
  • 2.1.2.2 利用可编程连线完成大模块组
  • 2.1.2.3 通过可编程I/O实现FPGA的芯片
  • 2.1.3 其他的FPGA内部单元
  • 2.1.3.1 嵌入式块RAM(BRAM)
  • 2.1.3.2 底层内嵌功能单元
  • 2.1.3.3 内嵌专用硬核
  • 2.1.3.4 专用乘法器(现在称为DSP模块)
  • 2.1.4 FPGA的应用方向
  • 2.1.4.1 接口应用与粘连逻辑
  • 2.1.4.2 信号处理应用
  • 2.1.4.3 嵌入式处理方向
  • 2.1.5 FPGA的设计流程
  • 2.1.5.1 建立一个标准工程
  • 2.1.5.2 添加IP文件到工程
  • 2.1.5.3 FPGA设计流程的TCL实现
  • 2.1.5.4 FPGA实现举例:fir_test
  • 2.1.6 FPGA的层次提升
  • 2.2 FPGA与ASIC的差异
  • 2.3 FPGA的基本构成
  • 2.3.1 FPGA的RAM资源
  • 2.3.1.1 RAM的典型应用
  • 2.3.1.2 FPGA中RAM的特点(1)
  • 2.3.1.2 FPGA中RAM的特点(2)
  • 2.3.1.3 使用RAM的注意事项
  • 2.3.1.4 基于RAM的IP
  • 2.3.1.5 FPGA RAM的使用原则
  • 2.3.2 DSP资源
  • 2.3.2.1 Arria 10的DSP模块
  • 2.3.2.2 Xilinx DSP48E模块
  • 2.3.3 PLL资源
  • 2.3.3.1 模拟PLL的工作原理
  • 2.3.3.2 PLL的基本用法
  • 2.3.3.3 Altera的PLL模式
  • 2.3.3.4 PLL规划的原则
  • 2.3.4 I/O引脚资源
  • 2.3.4.1 电源引脚
  • 2.3.4.2 配置引脚
  • 2.3.4.3 普通I/O
  • 2.3.4.4 时钟引脚
  • 2.3.4.5 SerDes
  • 2.3.4.6 I/O引脚的约束原则
  • 2.4 FPGA的调试
  • 2.4.1 在线存储器内容编辑工具
  • 2.4.1.1 工具使用步骤
  • 2.4.1.2 图形操作方法
  • 2.4.1.3 TCL命令
  • 2.4.2 内嵌逻辑分析仪
  • 2.4.2.1 Altera的SignalTap(1)
  • 2.4.2.1 Altera的SignalTap(2)
  • 2.4.2.2 基于TCL的调试
  • 2.4.3 虚拟JTAG
  • 2.4.3.1 虚拟JTAG的生成
  • 2.4.3.2 虚拟JTAG的简单举例
  • 2.4.3.3 虚拟JTAG的操作过程
  • 2.4.4 LogicLock
  • 2.4.5 调试设计的指导原则
  • 2.5 FPGA的设计方法
  • 2.5.1 FPGA的设计规范
  • 2.5.2 FPGA的整体结构设计
  • 2.5.2.1 接口处理类结构设计
  • 2.5.2.2 辅助协处理类
  • 2.5.2.3 数据计算类
  • 2.5.2.4 简单控制处理类(1)
  • 2.5.2.4 简单控制处理类(2)
  • 2.5.2.5 CPU控制处理类
  • 2.6 FPGA电路的优化
  • 2.6.1 整体优化原则
  • 2.6.2 FPGA优化举例
  • 2.6.2.1 例1:减少关键路径上组合逻辑
  • 2.6.2.2 例2:通过资源共享实现面积减
  • 2.7 FPGA可综合的概念
  • 2.7.1 可综合与不可综合的归纳
  • 2.7.2 always可综合的概念
  • 2.7.3 有限状态机可综合的概念
  • 2.7.4 可综合模块举例
  • 2.7.4.1 组合电路
  • 2.7.4.2 时序电路(1)
  • 2.7.4.2 时序电路(2)
  • 2.8 FPGA设计的注意事项
  • 2.8.1 外部接口
  • 2.8.2 时钟电路
  • 2.8.2.1 逻辑时钟的时序模型
  • 2.8.2.2 全局时钟的设计
  • 2.8.2.3 门控时钟设计
  • 2.8.2.4 多级时钟设计
  • 2.8.2.5 行波时钟
  • 2.8.3 复位电路
  • 2.8.3.1 复位的应用场景
  • 2.8.3.2 同步复位与异步复位
  • 2.8.4 FPGA的设计规则
  • 附录 开发流程与应用环境快速搭建(1
  • 附录 开发流程与应用环境快速搭建(2
  • 附录 开发流程与应用环境快速搭建(3
  • 附录 开发流程与应用环境快速搭建(4
  • 附录 开发流程与应用环境快速搭建(5
  • 附录 开发流程与应用环境快速搭建(6
  • 附录 开发流程与应用环境快速搭建(7
  • 附录 开发流程与应用环境快速搭建(8
  • 附录 开发流程与应用环境快速搭建(9
  • 附录 开发流程与应用环境快速搭建(10
  • 总结
  • 随便说两句
    留言共
    匿名发表 验证码: (点击进行更换)
    作译者简介
    李庆华
      李庆华,作为研发部长和主设计师,设计了国内第*款WiFi芯片;作为总工团队成员和基带项目总师,设计了国内首艘水面大型舰艇的集群调度指挥通信系统;并为国内军用第三代无线通信的标准论证、制定和产品实施做出了相应的贡献。
    本作者其他图书
    相关图书
       作者:火烈鸟网络科技
      本书以《捕鱼达人》游戏为案例,全面系统地讲解了Cocos2d-x 的功能与特性,以及进行游戏开发的基本思路,包括游戏框架
    ·Swifter: 100 个Swift开发必备Tip
    ·Python 3程序开发指南(第二版)
    ·自己动手写搜索引擎
    ·Python自动化运维:技术与最佳实践
    ·魔兽世界编程宝典--World of Warcraf
    相关技术专题

    51CTO旗下网站

    领先的IT技术网站 51CTO 领先的中文存储媒体 WatchStor 中国首个CIO网站 CIOage 中国首家数字医疗网站 HC3i 51CTO学院